MICROELECTRONIC STRUCTURE AND ITS FORMING METHOD

Publication number: JP10074755 (A)

Publication date: 1998-03-17 Inventor(s): JENG SHIN-PUU: TAYLOR KELLY J; CHATTERJEE AMITAVA

TEXAS INSTRUMENTS INC

Applicant(s): Classifications


- international:

H01L21/312; H01L21/316; H01L21/762; H01L21/768; H01L23/522; H01L23/532; H01L21/314; H01L21/02; H01L21/70; H01L23/52; (IPC1-7): H01L21/316; H01L21/768

H01L21/312B; H01L21/312B2B; H01L21/316B2B; H01L21/762C6; H01L21/768B; H01L23/532N

Application number: JP19970204903 19970730 Priority number(s): US19960023133P 19960730

Abstract of JP 10074755 (A) PROBLEM TO BE SOLVED: To provide an improved method of depositing HSQ (hydrocinsilsesquioxane) in an integrated circuit structure and a process where a required multilayer Interconnection is formed. SOLUTION: First, a wiring 14 is patterned on a substrte 10 by ethcing. Low-k material such as HSQ(HydrocInsilsesquioxane) is applied onto the substrate 10 by pin coating traversing its surface so as to fill up regions between wirings. A capping layer such as an SiO2 layer 20 and the like is formed on the top of the applied low-k material layer. Then, the low-k material layer 20 of HSQ is cured by heating. Then, a thin SiO2 flattening layer 22 is formed for flattening. In another method, an HSQ and SiO2 process is repeatedly carried out for the formation of a multilayered HSQ.



Also published as:

PEP0822586 (A2)

图 EP0822586 (A3) TW449898 (B)

Data supplied from the esp@cenet database --- Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開平10-74755

(43) 公開日 平成10年(1998) 3月17日

					~		_
(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		技術表示箇	所
H01L	21/316			H01L	21/316	G	
	21/768				21/90	S	
						Θ.	

審査請求 未請求 請求項の数2 OL (全 7 頁)


特順平9-204903	(71) 出職人	590000879
		テキサス インスツルメンツ インコーボ
平成9年(1997)7月30日		レイテツド
		アメリカ合衆国テキサス州グラス,ノース
023133		セントラルエクスプレスウエイ 13500
1996年7月30日	(72)発明者	シン - プー イエング
米国 (US)		アメリカ合衆国テキサス州プラノ、エパー
		グリーン 2508
	(72)発明者	ケリー ジェイ・テイラー
		アメリカ合衆国テキサス州アレン、チャー
	ł	ター オーク ストリート 829
	(74)代理人	弁理士 浅村 皓 (外3名)
		最終質に続く
	平成9年(1997)7月30日 023133 1996年7月30日	平成9年(1997)7月30日 023133 1996年7月30日 米閩 (US) (72)発明者

(54) [発明の名称] マイクロエレクトロニク構造および形成方法

(57)【要約】

【課題】 HSQを集積回路構造内へ集積する改良され た方法および、特に多層配線を必要とする、過程を提供

【解決手段】 配線14が最初に基板10上にパターン 化されエッチングされる。ヒドロジンシルセスキオキサ ン(HSQ)等の低k材料がウエーハ表面を構切してス ピンコートされ配線間の領域を埋める。SiO220等 のキャッピング層が低k材料の頂部に形成される。次 に、HSQが加熱硬化される。次に、薄いSiO2 平坦 化層22を形成して平坦化することができる。別の実施 例では、HSQおよびSiO2プロセスステップを繰り 返して多層HSQとすることができる。



【特許請求の範囲】

- 【請求項1】 マイクロエレクトロニク構造の形成方法 であって、該方法は、
- (イ)半導体基板を設けるステップと、
- (ロ) 前記基板上にヒドロジンシルセスキオキサン層を 形成するステップと、
- (ハ) 前記ヒドロジンシルセスキオキサン層にキャッピ ング層を形成するステップと、
- (二) ヒドロジンシルセスキオキサン層を炉で硬化する ステップと、からなる方法。
- 【請求項2】 マイクロエレクトロニク構造であって、
- (イ) 半導体基板と、
- (ロ)およそ4、000Åよりも大きい厚さを有する。 前記基板上の実質的にクラックの無いヒドロジンシルセ スキオキサン層と、からなる構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般的に集積回路の 間隔の狭い配線間の容量やシリコントレンチ分離の容量 を低減する方法および構造に関する。特に、本発明はヒ ドロジンシルセスキオキサン (HSQ) 薄膜の硬化中の クラックを抑制して高温処理に対する抵抗力を得、HS Qの多孔度を増して比誘電率を低減する方法に関連して いる。

[0002]

【従来の技術】集積回路は非常に間隔の狭い配線を次第 に要求してきており、デバイストのさまざまな同路を配 線するのに、7層もの、多層配線を必要とするものが多 い。間隔が狭いと隣接配線間の容量が増加するため、デ バイスのジオメトリが収縮して密度が増加すると隣接配 線間の容量およびクロストークが一層問題となる。した がって、比誘電率の低い材料を使用してこの傾向を相殺 し間隔の狭い配線間の容量を低くすることが次第に望ま しくなってきている。

【0003】配線容量は配線内に分散される量である が、2つの要素、すなわち配線対基板、すなわち配線対 グランド容量および配線間容量が支配的である。デザイ ンルールが0.25ミクロン以上の超大規模集積の場

合、性能は配線RC遅延により支配され、配線間容量は 総容量に最も寄与する。例えば、幅/間隔が0.3ミク ロン以下にスケールダウンされると、総容量がその90 %以上を構成する配線間容量により決まってしまうほど 層間容量が低くなってしまうことが理論的なモデリング により示されている。したがって、配線間容量を低減す るだけで総容量は非常に効果的に低減される。

【0004】従来技術の金属開談電体(IMD)は典型 的にはおよそ4、0の比談電率を有するSiO。であ る。この材料を比誘電率の低い材料と置換することが望 ましい。ここで使用するように、低い比誘電率すなわち 低kは比誘電率がおよそ3.5よりも低い、好ましくは 3よりも低い、さらに好ましくはおよそ2以下の材料を 意味する。残念ながら、比誘電率の低い材料は既設の集 精回路構造および過程へ集積化するのを困難にする性質 を有している。ポリシルセスキオキサン、パリレン、ポ リイミド、ベンゾシクロブタンおよびアモルファステフ ロン等の多くのポリマー材料が低い比誘電率を有してい る。他の好ましい材料は典型的にテトラエトキシシラン (TEOS)保存溶液から作られるエーロゲルやキセロ ゲルである。SiO。に較べて、これらの好ましい低k 材料は典型的には機械的強度が低く、寸法安定度が悪 く、温度安定度が悪く、吸湿度および浸透度が高く、接 着性が悪く、熱鬱張係数が大きく応力レベルが不安定で ある。これらの属性により、ポリマーや他の比誘電率の 低い材料をそれだけで集積回路過程や構造においてSi O。の替わりに使用することは問題である。

【0005】同一出願人による特許出願SN60/01 3,866(ti-21880)には、HSQおよび他 の比誘電率の低い材料を集積する方法および構造が開示 されている。この出願には低k材料と従来の誘電体の交 番する層からなる多層誘電体スタックを作り出すことが 開示されている。低k膜の層間に挿入した安定化層によ りより脆い低k材料が衝撃に耐えるようにされる。 【0006】同一出願人による別の出願SN60/(T I-19738) には、HSQをメサ分離構造として集

積する方法および構造が開示されている。 [0007]

【発明が解決しようとする課題】本発明により、前記し たような望ましくない性質を有する、比誘電率の低い材 料を集積回路として集積する改良された方法および、特 に多層配線を必要とする、過程が提供される。本発明は 特にヒドロジンシロセスキオキサン(HSQ)等の低k 膜の機械的強度およびクラック抵抗を改善することに関 連している。

[8000]

【課題を解決するための手段】HSQのクラック形成は 硬化温度、硬化環境、硬化時間、および膜厚等の要因に 影響されることが観察されている。これらの条件を制御 することによりクラック抑制はある程度成功している。 ここに開示するのは、よりロバストな製作過程および実 質的にクラックの無い厚いHSQ層を達成するために、 従来技術の方法のプロセスステップを配列し直してHS Qのクラックをさらに低減する方法である。一般的に、 本発明の過程はHSQを硬化する前に浸透性の機械的に 安定な薄膜で被覆することである。

【0009】実施例では、最初に配線がパターン化され てエッチングされる。 ヒドロジンシロセスキオキサン (HSQ)等の低k材料がウエーハ表面を横切してスピ ンコーティングされ、配線間の領域を埋める。HSQは 従来技術の構造で得られるものよりも厚くするのが有利 である。次に、SiO2等の誘電体安定化キャップ層が HSQの頂部に形成される。次に、HSQをホットプレート上で加熱して硬化させる。次に、薄いらiの。平坦 化層を形成して平坦化することができる。別の実施例で は、HSQおよびSiO。プロセスステップを繰り返し て多層HSQとすることができる。

【0010】本発明の利点は、既存のHSQ過程に較べ てプロセスステップが付加されないことである。プロセ スステップは本質的に選次配列し直され、したがって新 過報の利益を付加するのにコストは付加されない。

【0011】本発明の他の利点は、HSQの形成に続いて高温 (>450で) 過程を使用できることである。例えば、酸化膜高濃度化およびリフロー等の、高温炉硬化が可能となり誘電体の無欠性が改善される。

【0012】もう1つの利点はO2およびH20硬化を 使用して後続する過程の前に酸化膜を"回復"できることである。

【0013】さらに、HSQはキャップ層によりプラズマから保護されるため、必要ならば、不純物により酸素プラズマアッシングを使用できることである。また、本発明よ前記した参照出願の方法と組み合わせることができる。

[0014]

【発明の実施の形態】図1を参照して、本発明の実施例を示し、HSQ18は半導体基板10上の配線14間に 堆積されている。HSQはいくつかの周知の方法の1

つ、および前記参照出版に記載された方法により形成す ることができる。薄い誘電体キャップ層すなわち安定化 層2のが日3の層を被覆している。キャップ層に続いて 付加低k材料層を形成することができる。次に、平坦化 金属間院電体周22により金属間領域を完成することが できる。

[0015] 図2 a 一図2 b を参照して、図1 の完成精 造で表される未発明の実施削を形成する一連のステップ を示す、短2 a に誘端体削12 で被覆された半等体基板 10 を示す。本発明の図声する実施解は素積回限上の配 配鑑は典型的にはシリコン結晶等の半導体材料のウエー ハの表面上に作られるアクティブデバイスの頂面上に配 置きれるため、半等体基板10 には適率半等体デバイスの アクティブコンボーネントを構成するさまざまな半等体 材料のいくつかの層を含んている、簡単にするために、 これらの層はケデバイスは図で上ない。誘電性にするために、 たれらの層はケデバイスは図で上ない。誘導性にするために、 とれらの層はケデバイスは図で上ない。誘導性にするために、 とれらの層はケデバイスは図で上ない。誘導性にオート セトルの開きるとでいる。 は一半等体基板10として一まとめに示す下層のコンボーネントや他の材料から金原電線14を接続するのに適し た任意の材料とすることができる。

【0016】好ましくは、配線はアルミニウム階を好ま しくは平型な詩電体層 12上に堆積させて形成される。 アルミニウムはレジストでマスクし、パターン化して周 知のいくつかの方法の中の一方法によりエッチングする ことができる。この手順により、図2aと示すような金 属配線14が得られる。本発明の方法はアスペクト比の高い金属を使用し、配線金属の厚さは端よりも大きい。 アスペクト比の高い電線は、高密度回路の鉄い間隔を維 持しながら配線低が全のに有用である。配線と 下層回路間の接線はビアおよびプラグ16により表される。ETの数および位置は下層回路の開設計によって決まる。

【0017】図2bにウエーハ表面上で配線14間に形 成したHSQ18を示す。好ましくは、HSQ18は、 図2 b に示す。金属配線 1 4間の重要を領域を埋めるの に十分な厚さでスピンコートプロセスにより形成され る。好ましい材料はおよそ3よりも小さい比誘電率を有 するポリヒドロジンシルセスキオキサン (HSQ) であ る。この材料はダウーコーニング社で製造され、FOX のトレードマークで販売され、またアライドシグナル社 からもHSSOのトレードマークで販売されている。次 に、HSOは好ましくはスピンコータトのホットプレー トベークによりおよそ300℃で部分硬化される。 【0018】続いてHSQ18には、図2bに示すよう な安定化キャップ層20が形成される。キャップ層はマ イクロクラックの核形成および伝機を防止し、O。およ びH、O炉硬化を可能とし、クラックを生じることなく より厚いHSQ層を可能とし、平坦化を改善する。キャ ップ層の厚さはHSQの強度および厚さに従って最適化 することができる。キャップ層は濃密なプラズマSiO 。, プラズマSia Na, フッ化SiO。もしくは他の 適切な誘電体とすることができる。ピアエッチに使用す るのと同じCFに基づく化学作用をエッチングに使用す るため、プラズマCVDSiO。キャップ層が好まし い。キャップ層の厚さは好ましくは1,000-3,0 00Å、最も好ましくはおよそ2,000Åである。 【0019】キャップ層20の形成後、HSQを硬化す ることができる。キャップ層はマイクロクラックの核形 成および伝搬の防止を助け、O2 およびH2 O炉硬化を 可能とし、クラックを生じることなくより厚いHSQ層 を可能とし、平坦化を改善する。

【〇〇2】 続いて、キャップ層 20におよそ16、0 〇〇人の海い510、周間誘電体 22を形成して平坦化 することができる。層間誘電体を平坦化した後で、図1 に示すような構造となる。好ましい実施的では、周間誘 電体はプラズマCVD (PECVD) により推積されて 学機械開催 (CMP) により平坦化される510,であ る。核に評述するように、未発明は従来の前電林材料 に総監定体材料を配置することにより、S10、4 電場の成い材料の利点を組み合わせるものである。構造 的安定性、粘着性、熱伝源率等がS10。その他の適切 交替解体により放送されて

【0021】本発明の方法を繰り返して、互いに積み重 ねられた多層配線を形成することができる。多層の例を 図3に示す。典型的な多層配線は層間のビアおよびコン タクト16が必要である。これらのビアは通常、周知の 方法で層間誘電体が形成され平坦化された後で作られ

【0022】図3にはライナー層24も示されている。 ライナー層24はHSQが配線14と接触しないように するために使用することができる。ライナー層はCVD シリコン酸化膜等のエッチストッピングすなわち保護オ ーバコート層とすることができる。次に、HSQ材料ラ イナー層の上のウエーハ表面上でスピンコートされる。 【0023】図1に示す構造は従来技術の構造に類似し ているが、重要な特徴に注目願いたい。本発明の方法に より、HSQは従来よりも厚く形成することができる。 厚さが増すために、金属配線層間に比誘電率のより低い 材料を有することにより配線容量を低減することがで き、同じ金属層上の配線間のフリンジング容量も低減す ることができる。従来技術の方法を使用する従来技術の 構造では、最大平面フィールド厚26はおよそ4,00 0Åであり、配線28トの最大HSQはおよそ1、00 O Aであった。従来技術の方法を使用すれば、これらの 最大値の上に形成されるHSQには著しいクラック問題 が生じた。本発明の実施例は4.000Åよりも大きい フィールド厚26および1,000点よりも大きい配線 28 FのHSQを含んでいる。

[0024]本専門の別の実施財を図4に示す、この実施例は本発明の方法を多入内60(71-1973)。 の構造に応用している。この応用はHSQが分離消内に配置されて耐密温トレンプ組込みを行うことを開示している。この結正は、が歴化の前にHSQペキャンプ層と独立と右列であることも明った。特に、キャップ層により有害な影響を及ぼすことなくHSQ層を厚くすることができ、開弾は1μmよりも厚くすることができ、開発は1μmよりも厚くすることができ、形は15Qの2及ばずHQ炉便を行っていてきるいまた。キャップ層によりHSQの2及ばずHQ炉便を行っていてきるいまた。キャップ層によりHSQの2及ばずHQ炉便を行っとかできHSQ層の数値が経過される。 【00251図4に示すように、シリコン基板10はトランジスタ329の開発アラ・ブデバイスを分割う 分離消30を有している。塑化膜キャッア22は消形成 エッチングのハードマスクであると対に酸化膜中退化の 【18によりスピンコートされる。好ましくは、次に振風日の 218によりスピンコートされる。好ましくは、次にHS Q18はスピンコータ上でホットプレーバークにより 部分硬化される。好ましくはPETEOSであるキャッ ピング周20が暗記したように形成される。キャッピン グ層を形成した後で、HSQは150でのパーク。 ししくは850でのH、の内で安全に呼吸化される。炉硬 化は抜きしくは15-100分、歳も好ましくはおよそ 30分行われる。

【0026】本売押のもう1つの実施例を図りに示す。
の実施所では対ソタルや電気機を見してHSC原が使用されている。図5からお押りのように、シリコン基板
10は1つ以上のゲート34を有している。ゲートは解ケアタネブディスを分離さりを分離30をもんがいる。好ましくは、表状表面にはHSQ18はスピンコートされる。好ましくは、次にHSQ18はスピンコートされる。好ましくはたりにサービング層20が簡単したように形成される。チャラング間の形成後、HSQは1050でのN、、のもしくは850でのH、の内で会にが硬化される。終ましたは、多で表していまれている。日本のよりである。といった。日本のよりである。といった。日本のよりである。この実施例は前日とた他方の実施例と組み合わせて使用することができる。

【0027】本発明は、また、安定化層を前記した同一 出脚人による出脚に開示された構造および技術と組み合 わせて使用とするものである。 【0028】

【表1】実施例および図面の大要を表に示す。

図面	好ましいまたは	一般的用語	代替例
要素	特定例		
10	シリコン基板	基板またはウエーハ	GaAs
12	シリコン酸化膜	パッファ層	
14	アルミニウム	配線	TIN/AR/TIN, Co, V
16	タングステン	£7	アルミニウム
18	HSQ	低比誘電率材料	キセロゲル,有機SOG,低比誘電率
			ポリマー
20	TEOS	キャッピング層	ファ化SiO2, SiaR4, ダイアモンド,
			機械的強度の良い他の誘電体
22	S i O ₂	金属回誘電体	ファ化SiO2, Si2N4, ダイアモンド,
			機械的強度の良い他の誘電体
24	シリコン酸化膜	ライナー	ファ化SiO:
30	トレンチ		
3 2	蜜化膜	研磨ストッパ	
8 4	シリコン酸化膜	パッド酸化膜	

【0029】実施例を参照して本発明を説明してきた が、この説明は制約的意味合いを有するものではない。 当業者ならば、説明を読めば、他の実施例だけでなく例 示した実施例のさまざまな修正および組合せが自明であ ろう。このような修正や実施例は全て特許請求の範囲に

> 出願 TIケース 出願日 S/NO8/137.658 TI-18509 10/15/93 配線間容量を低減する平坦化構造 S/N08/298,807 TI-19532 08/03/94 S/NO8/455.765 TI-18929AA 05/31/95 比誘電率の低い絶縁体を埋込んだ平坦

S/N60/005132 TI-20784 10/12/95 集積回路用低容量配線構造 S/N60/ TI-21907 10/25/95 高熱伝導配線構造 S/N60/ TI-21909 12/04/95

S/N60/013,866 TI-21880 03/22/96

TI-19738 07/30/96

【0031】以上の説明に関して更に以下の項を開示す 8.

S/N60/

(1) マイクロエレクトロニク構造の形成方法であっ て、該方法は、(イ)半導体基板を設けるステップと、 (ロ)前記基板上にヒドロジンシルセスキオキサン層を 形成するステップと、(ハ)前記ヒドロジンシルセスキ オキサン層にキャッピング層を形成するステップと、

入るものとする。

【0030】関連出願の相互参照

同一出願人により出願されている下記の出願は本出願に 関連しており、本開示の一部としてここに組み入れられ ている。

表題

メタルリード間の配線容量改善

化多層配線方式

分解ポリマーを使用した集積回路用低

容量配線構造

比談電塞の低い材料を使用した集稽回 路用低容量配線構造

流動性酸化膜を埋込材料として使用し たシリコンオンインスレータ技術用メ

サ分離埋込過程

(二) ヒドロジンシルセスキオキサン層を炉で硬化する ステップと、からなる方法。

【0032】(2) マイクロエレクトロニク構造の形 成方法であって、該方法は、(イ)金属配線を有する半 導体基板を設けるステップと、(ロ)前記基板の前記配 線上にヒドロジンシルセスキオキサン層を形成するステ ップと、(ハ) 前記ヒドロジンシルセスキオキサン層に キャッピング層を形成するステップと、(二)ヒドロジンシルセスキオキサン層を炉で硬化するステップと、からなる方法。

【0033】(3) 第1項もしくは第2項記載の方法 であって、前記ヒドロジンシルセスキオキサンは前記基 板上の配線間に形成される方法。

【0034】(4) 第1項記載の方法であって、さら に、前記とドロジンシルセスキオキサンを形成する前に 前記等電性配線上にライナー層を設ける付加ステップを 合む方法。

【0035】(5) 第1項もしくは第2項記載の方法であって、前記ヒドロジンシルセスキオキサンは前記基板トの分額温内に形成される方法。

【0036】(6) 第1項もしくは第2項記載の方法 であって、前記キャッピング層はSiO2 およびS3N 4,およびフッ化SiO,の群から選択される方法。

【0037】(7) 第1項もしくは第2項記載の方法 であって、前記炉理化はC₂ H₂, C₂ F₃, N₂, O 2, H₂ Oおよびフォーミングガス (H₂ とN₂ の混 今)からの環境を有する方法。

【0038】(8) 第7項記載の方法であって、前記 炉硬化は400℃よりも高い温度を有する方法。

【0039】(9) 第7項記載の方法であって、前記 炉硬化は800℃よりも高い温度を有する方法。

【0040】(10) 第1項もしくは第2項記載の方法であって、堆積に減いて前記誘電体を平坦化する村加 ステップを含み、次にステップ(イ)から(ニ)を繰り 返して多層配線構造を作り出す方法。

【0041】(11) マイクロエレクトロニク構造で あって、(イ) 半導体基板と、(ロ) およそ4,000 Aよりも大きい厚さを有する、前記基板上の実質的にク ラックの無いとドロジンシルセスキオキサン層と、から なる構造。

【0042】(12) 第11項記載の構造であって、 前記とドロジンシルセスキオキサンは前記基板上の配線 間に形成される構造。

【0043】(13) 第11項記載の構造であって、 前記とドロジンシルセスキオキサンは前記基板上の分離 清内に形成される構造。 【0044】(14) 第11項記載の構造であって、 前記キャッピング層はSiO₂ およびS₃ N₄ , および フッ化SiO₂ の群から選択される構造。

【0045】(15) 第11項記載の構造であって、 前記とドロジンシルセスキオキサンは前記基板上のデバ イスゲート上にポリメタル誘電体として形成される構 造

温。 (0046) (16) HSQを集積回路構造内へ集積する成長された方法および、特に多層配数を必要とする、連絡が提供される。実施例では、配線14が販売のことができない。 10上にパターン化されエッチングされる。 しドロジンシルセスキオキサン (HSQ) 等の低は利用がウエール実面を構切してスピンコートを印意順回の順性を対象がある。 SiO₂ 20等のキャッピンク層が低は材料の項部に形成される。次に、HSQが加速機でとれる。次に、第いSiO₂ 7単紀恒22を形成して単位することができる。別の実施例では、HSQおよびSiO₂ プロセスステップを繰り返して多層HSQとすることができる。

【図面の簡単な説明】

【図1】本発明の好ましい実施例の断面図。

【図2】図1の好ましい実施例の製作ステップ。

【図3】多層配線を有する本発明の好ましい実施例の断 面図

【図4】トレンチ分離にキャップ付きHSQ層を使用し た本発明のもう1つの好ましい実施例の断面図。

【図5】追加の実施例を示す。

【符号の説明】

10 半導体基板 12 誘電体層

14.28 配線

16 ピアおよびプラグ

18 HSQ

20 安定化層

2.2 金属間談電体層


24 配線層

30 分離溝


32 トランジスタ


34 ゲート

[図1]



【図4】





フロントページの続き

(72)発明者 アミタバ チャッタージー アメリカ合衆国テキサス州ブラノ, サンタ ナ レーン 3545